课程简介：
这是一门
会让你手痒 的硬件实践课程，这是一门
会让你上瘾 的硬件实践课程。
这是一门
让学生痴迷 的硬件实践课程，这是一门
让老师解放 的硬件实践课程。
这是一门
免硬件设备 的硬件实践课程，这是一门
可完全在线 的硬件实践课程。
这是一门
有一点颠覆 的硬件实践课程，这是一门
你值得拥有 的硬件实践课程。
华中科大计算机学院最受欢迎的实践课，大萝卜老师将带领大家硬件吃鸡通关，从逻辑门开始一步步构造你自己的 CPU 。
配套慕课：https://www.icourse163.org/course/HUST-1205809816
开课指导：QQ：130757 教师研讨QQ群：887284662 微信：13476183818。学生学习QQ群：957283876 实验包下载：
码云下载本课程设计的系列原创的虚拟仿真实验有效克服了传统计算机硬件实验平台和实验体系的不足，无需任何硬件实验平台，突破了传统硬件实验对实验场地和实验平台的约束课内课外相结合，特别适合线上线下开展。遵循层次化、递进化、系统化的思想，利用简单易学的虚拟仿真实验平台，采用最直观的构建原理图的方式，让学生从门电路开始逐步设计组合逻辑、时序逻辑、运算器、存储系统、数据通路和控制器、流水控制逻辑直至完整的 MIPS CPU 来深入理解计算机系统，大大加深硬件系列课程的理解。计算机相关专业同学在学习《数字逻辑》、《计算机组成原理》、《计算机组织与结构》、《计算机系统结构》时可配套本课程的部分或全部内容进行辅助学习，可大大提升相关课程学习效果。
课程成果从 2014 年开始逐步应用在我院《数字逻辑》、《逻辑与计算机设计基础》、《计算机组成原理》、《硬件综合训练》、《计算机组成原理课程设计》等课程的实践教学中，受到了广大师生的一致好评，相关实验课堂多次被评为学生最满意课堂，四次获得校优秀课程设计，四次校优秀课程实验，2018 年获华中科技大学实验技术成果奖一等奖。先后主办过5次实验教学导教班，来自全国约 110 所兄弟院校近 300 位教师学习了课程实验教学模式、目前多所院校采用了本课程的相关实验方案。
配套教材：
课程章节：
计算机数据表示
帮助同学们巩固对计算机中数据表示方法的理解，要求能设计汉字国标码与区位码之间的转换电路，能批量获取汉字机内码并用点阵形式进行显示。通过设计 16 位数据的海明编解码电路，16 位数据的 CRC 并行编解码电路，帮助同学们理解校验码传输过程。通过校验码流水传输实验帮助大家提前建立流水线的基本概念。
运算器设计
帮助学生从可控加减法单元，先行进位电路，四位快速加法器逐步构建 16 位、32 位快速加法器。学生还可以设计阵列乘法器，乘法流水线，实现原码一位乘法器，补码一位乘法器、运算器等计算机组成原理教材上的核心内容
存储系统设计
帮助学生理解计算机中重要部件—存储器，要求同学们掌握存储扩展的基本方法，能设计
MIPS 寄存器堆、MIPS RAM 存储器。能够利用所学习的 cache 的基本原理设计直接相联、全相联，组相联映射的硬件cache。
控制器设计
帮助学生掌握 CPU 控制器设计的基本原理，能利用硬布线控制器的设计原理在 Logisim 平台中设计实现支持五条指令的 MIPS 单周期 CPU，该处理器能运行简单的内存冒泡排序程序。能利用硬布线控制器以及微程序控制器的原理设计实现 MIPS 多周期 CPU。
单总线CPU设计（MIPS）
利用经典的单总线结构运行MIPS程序，可以设计传统三级时序硬布线控制器，也可以设计现代时序硬布线控制器和微程序控制器，可以为不同的时序系统增加中断处理机制。
中断机制实现（MIPS）
帮助学生构建支持 24 条指令的 MIPS 单周期 CPU，最终实现的处理器能运行 benchmark 测试程序，希望学有余力的同学能为自己的处理器增加中断处理机制，能响应外部设备中断请求。
流水CPU设计
帮助学生从 MIPS 单周期 CPU 开始逐步构建无冲突冒险的理想指令流水线，能处理分支相关的指令流水线，采用气泡处理数据相关的气泡式流水线，采用重定向解决数据相关的重定向流水线。并最终在 MIPS 五段流水线上实现动态分支预测技术。
单总线CPU设计（RISC-V）
利用经典的单总线结构运行RISC-V程序，可以设计传统三级时序硬布线控制器，也可以设计现代时序硬布线控制器和微程序控制器，可以为不同的时序系统增加中断处理机制。
